看过电影《查理和巧克力工厂 Charlie and the Chocolate Factory》的朋友一定会被那座神秘的旺卡巧克力工厂所吸引。15年来，工厂大门紧锁，从来就没看见有工人从大门进去或出来过，可是却能闻到浓郁的巧克力香味。工厂出产的旺卡牌巧克力销往世界各地，深受孩子们的喜爱。为吸引游客，美国奥兰多环球影城度假村还专门模仿旺卡巧克力工厂建造了一个Toothsome Chocolate Factory餐厅，让游客尽情体验19世纪的Steampunk风味。

  半导体业界的朋友现在也能够最终靠AI和元宇宙平台看到一座类似巧克力工厂的Chiplet Factory，这座位于新加坡的先进半导体工厂已经于去年7月份投产，由半导体初创公司Silicon Box投资兴建。

  ● 通过AI和元宇宙平台创建的数字孪生（DT）工厂，真实展现Silicon Box先进封装工厂全貌；

  ● Marvell创始人夫妇周秀文和戴伟立携手原长电旗下星科金朋CEO韩丙濬联合创办基于Chiplet和面板级封装（PLP）技术的半导体制造公司Silicon Box；

  ● 投资20亿美元建造的全球第一座全自动化半导体先进封装代工厂，技术领先水平可以媲美台积电先进封装工艺，主要面向AI、数据中心、新能源汽车、移动和可穿戴设备应用市场；

  ● 采用小于5微米间距的独特Chiplet互联和面板封装技术，相比传统单芯片设计可将性能提升50%、功耗降低40%，其量产成本是传统晶圆级封装（WLP）的1/5；

  ● 据路透社报道，意大利政府将提供30亿欧元支持Silicon Box在意大利兴建一座类似新加坡的先进半导体封装工厂。

  MeetKai是一家位于美国洛杉矶的AI和元宇宙交互开发平台，而Silicon Box一家位于新加坡的半导体制造公司，二者的共同点是其创始投资人为同一个人--Marvell联合发起人戴伟立女士。Silicon Box的先进工厂通过MeetKai元宇宙开发工具真实地体现出来，下面就请进入这座占地7.3万平米，以Chiplet技术为核心的先进封装制造工厂。

  这座Chiplet Factory最大的优势是其小于5微米（sub 5 micron）间距的互联技术，具有如下特点：

  1. 互联密度：chiplet小芯片的尺寸越来越小，封装也更为紧密，需要在有限空间容纳更多的互联数量，更小间距的连线线宽和间距是必需的。目前的先进封装工艺间距能做到10微米就算很先进了。

  2. 能效：小间距能更加进一步降低阻抗损耗，最小化芯粒间的寄生电容，从而逐步提升能效，这是高性能计算芯片所迫切地需要的。

  3. 信号完整性：小间距互联也可最小化交叉干扰、降低噪声、提升整体信号质量和完整性，从而获得增强的芯粒集成器件性能。

  4. 热管理：在高密度集成的芯粒封装内，散热是一个大问题。小间距互联可以设计和制造更高效的热管理结构，比如微通道和散热沟槽。

  5. 设计灵活性：小间距互联也容许各种不一样的尺寸、工艺、功能和互联接口的芯粒集成，让芯片设计师更好地为特定应用需求而定制设计。该工厂工艺目前能支持AI芯片、通用处理器、HPC芯片、RF射频前端器件、电源管理模块、模拟和马达驱动器件的互联和集成。

  此外，Silicon Box的高度自动化和机器人工厂还达到了世界级绿色工厂的标准，比如：

  在2015年的国际固态电路会议（ISSCC）上，Marvell联合发起人兼CEO周秀文博士在其《IC设计创新的未来》主题演讲中首次提出了模块化芯片的架构，当时他称这种新的架构为“Mochi”，意即“Modular Chip”。不过当时并没有引起IC设计业界过多关注，后来AMD CEO建议将其名称改为“Chiplet”，这才开始为业界接受，并逐渐流行开来。

  到了8年后的ISSCC 2023会议上，AMD CEO苏姿丰博士在其《下一个十年的计算效率创新》主题演讲中坦诚地表达出我们所面临的计算能效问题，而解决这一问题的有效方案可能就是chiplet和先进封装，因为这种异构集成的方式能让我们将不同的计算模块更为紧密地连接在一起。

  2021年，Marvell联合发起人周秀文和戴伟立夫妇与原STATS ChipPAC董事长兼CEO韩丙濬博士一起投资创办了Silicon Box，他们的愿景是将Chiplet与先进封装的颠覆性创新技术和工艺应用于半导体设计和制造，以比传统晶圆级封装低得多的面板封装工艺来加速计算芯片的性能提升，以满足迅速增加的AI、数据中心、新能源汽车、移动电子设备和可穿戴设备的应用需求。

  韩丙濬博士于1999年加入星科金朋（STATS ChipPAC）担任首席技术官，他带领公司推动技术创新，与世界各地领先的半导体公司及晶圆厂共同开发合作，将其发展成为全世界第四大封测厂商。长电科技（JCET）于2015年以18亿美元收购星科金朋，并任命韩丙濬博士为星科金朋CEO。

  周秀文博士毕业于加州大学-伯克利，是IEEE Fellow，Marvell联合发起人。在其担任CEO任内，Marvell成长为营收超过50亿美元，市值高达500亿美元的芯片设计企业。2013年周博士及其联合发起人团队获得全球半导体联盟（GSA）颁发的“张忠谋博士模范领袖”奖。

  戴伟立女士是Marvell联合发起人，以其商业敏锐、战略性思考、产品规划领导力、工作激情和广泛的业界人脉网络协助Marvell快速成长为全世界最成功的IC设计公司之一。鉴于其对科技和社会的贡献，戴女士曾入选《新闻周刊》“150位改变世界的女性”、《福布斯》杂志“100位最有一定的影响力的女性”等名人榜单。她也入选了最有一定的影响力的华裔美国人组织Committee of 100。

  Silicon Box联合创始团队的技术专利数量累计高达800件，发布超过50篇学术论文，并拥有独有的Chiplet设计和封装技术。

  Silicon Box耗资20亿美元兴建的先进封装工厂虽然不及台积电的先进工艺产线，但据称其基于Chiplet和面板级封装的技术和工艺在先进性方面不弱于台积电的CoWoS先进封装工艺。

  CoWoS是一种2.5D先进封装形式（Chip-on-Wafer-on-Substrate的缩写），简单来说就是先将处理器或存储器等裸片放在硅中介层上，再透过Chip on Wafer（CoW）的封装工艺连接至底层基板上。利用这种封装模式，可将多颗芯片封装到一起，透过Si Interposer 互联，达到封装体积小、功耗低和引脚少的效果。

  英伟达GPU和AMD的AI加速芯片都采用了台积电的CoWoS先进封装工艺，致使其封装产能供不应求。尽管台积电不涉及封测业务，但CoWoS封装所需要的中介层需要晶圆来实现，这种晶圆级封装（WLP）就成了目前先进封装的代名词。

  Silicon Box还没有详细公布其先进封装技术和工艺，但宣称采用小于5微米间距的独特Chiplet互联和面板级封装（PLP）技术，而目前WLP封装的间距一般都是大于10微米的。相比传统单芯片设计，这种PLP先进封装可将性能提升50%、功耗降低40%，其量产成本是传统晶圆级封装（WLP）的1/5。

  无论PLP还是WLP，目前都是以扇出型（Fan-Out）为主，现在的主流先进封装形式为FOWLP，而FOPLP还只是一个较小的利基市场。据Yole《2023年扇出型封装报告》的统计和预测，FOPLP市场规模在2022年大约4100万美元，然而其未来5年的CAGR高达32.5%，到2028年将达到2.21亿美元。FOPLP市场增长率要比FOWLP市场更高，其2022年市场占有率仅有2%，到2028年将增至8%，这主要应归功于PLP技术和工艺的成熟所带来的成本一下子就下降，从而更为业界和客户所接受。

  然而，PLP封装也有其自身的技术和成本问题，比如现有厂商要从300mm晶圆尺寸的设备和产线mm的正方形尺寸面板需要较大的投资；目前的PLP封装一般都会采用较为稀松的RDL间距和较低的层数，更适合电源管理器件和消费电子芯片，而要封装面向AI和数据中心应用的高性能计算芯片则需要更为先进的面板工艺节点，目前还不能大批量生产。

  提升PLP封装的良率和产能也是一个挑战，FOPLP也面临FOWLP封装同样的技术问题，比如翘曲、热线胀系数（CTE）不均衡、光刻不均匀，以及裸片漂移等。从300mm晶圆（约7万平方毫米）转到600X600mm（36万平方毫米）虽能将封装尺寸放大5倍，但解决这些技术问题的工作量可能也要放大5倍以上。

  据Silicon Box官网公布的一手消息，该公司将与意大利政府联合投资36亿美元，在意大利北部兴建一座类似新加坡工厂的先进半导体封装工厂，以后还将增加3D封装和测试功能。

  从新加坡到欧洲，Silicon Box的快速扩张将带动全球半导体产业加大Chiplet和先进封装投资力度。无论晶圆代工厂、IDM还是OSAT厂商，都会加快这一新兴半导体设计-制造-封测领域的研发步伐，以抢占先机，满足AI爆发、新能源汽车和物联网应用的需求。

  “Chiplet和先进封装”将是湾芯展的一个重要话题，从分析报告、技术讲座、高峰论坛到相关厂商的展览展示，让你亲临现场体验这种新兴技术带来的创新和惊喜！